NGHIÊN CỨU KỸ THUẬT BÙ ỔN ĐỊNH CHO LDO KHÔNG SỬ DỤNG TỤ ĐIỆN NGOÀI CHIP TRÊN CÔNG NGHỆ CMOS

Tóm tắt

Bài báo này trình bày về kỹ thuật bù cho hoạt động ổn định của mạch ổn áp
điện áp rơi thấp (Low-dropout Regulator: LDO) không sử dụng tụ điện ngoài chip
cho các ứng dụng tất cả hệ thống trên một chip (System-on-Chip: SoC) và các hệ
thống nhúng. Dựa trên phân tích về phương pháp bù sử dụng tụ điện Miller và bù
sử dụng tụ điện kết hợp với điện trở phản hồi, bài báo đề xuất giải pháp kết hợp
hai phương pháp bù này để đạt được độ dự trữ pha (Phase margin: PM) cao và
tăng tần số tại hệ số khuếch đại bằng 1 của vòng lặp (Gain-bandwidth: GBW).
Phương pháp bù đề xuất giúp giảm thời gian khôi phục (Recovery time) của LDO
trong điều kiện chuyển tải và cải thiện tỷ số loại bỏ tạp âm nguồn cung cấp
(Power supply rejection ratio: PSRR). Mạch LDO với kỹ thuật bù đề xuất được
thiết kế trên công nghệ CMOS 180nm. Kết quả mô phỏng thể hiện rằng mạch có
thời gian khôi phục khi thay đổi dòng tải từ 10µA đến 100mA và ngược lại lần
lượt là 300ns và 500ns. Tỷ số loại bỏ tạp âm nguồn cung cấp tại 1kHz, 100kHz và
10MHz tương ứng là 58,5dB; 34,2dB và 5,8dB.